チップの設計と供給を迅速化し、EDA のコストを削減

チップメーカーはこれまでの数十年の間、小さいフォームファクターに複雑な機能を詰め込む努力を続け、競争力の維持を図ってきました。まさにムーアの法則に追いつくための取り組みです。しかし、チップが多機能化し、回路の複雑さが増すにつれ、テスト容易化設計（DFT、design for testability）や検証のプロセスも複雑になり、長い時間を要するようになります。したがって、半導体の開発には、高速、大容量で、高い並列性を提供するデータ・ストレージが不可欠です。進化する EDA のワークロードを支えるデータ・ストレージには、次のような課題があります。

• 従来型のストレージのようにデータがサイロ化していると、チップ設計のライフサイクルの中で設計エンジニアがデータの使用や共有、保護、管理を行うことが困難になり、EDA の統合ワークフローにも支障が出ます。 
• 中～大規模の半導体設計環境では、ストレージ・プラットフォームが EDA のワークロードに対応しきれないリスクがあります。 
• 従来型のストレージは拡張性に難があるため、オーバー・プロビジョニングを余儀なくされるケースが多く、インフラ・コストの増大につながります。オールフラッシュ・ストレージ・システムとは異なり、従来型のディスク（HDD、SSD）を基盤とするファイル・システムは予測性に乏しく、シミュレーションや検証の段階で必要となるスケールアウト性能にも制限があることから、テープアウトまでの工程全体に影響が及びます。

ピュア・ストレージのプラットフォームは、革新的なハードウェアおよびソフトウェアの機能を豊富に備えた、シンプルでスケーラブルなデータ・ストレージを実現しています。

ピュア・ストレージのプラットフォームの主な特長：

• モジュール型のオールフラッシュ・ストレージ・アーキテクチャにより、ワークロードの規模にあわせてチップ設計プロジェクトに必要な性能や容量を拡張できます。したがって、ストレージのオーバー・プロビジョニングは不要になります。
• Evergreen//One for AI に代表される柔軟な消費モデルが運用コストを最適化し、新たな設計プロジェクトの迅速な開始を可能にします。
• FlashBlade//S のスケールアウト性能と予測可能性が、ジョブのターンアラウンド・タイムを短縮。従来型ストレージと比較して、チップ設計やテープアウトが効率化します。
• Pure1 は、AI を活用する分析機能によってプロアクティブに問題を検知し、回避策をレコメンドします。
• 統合ファイル／オブジェクト・ストレージが、ソフトウェア開発サイクルをはじめとする要件の厳しい EDA ワークロードを支えます。

FlashBlade//S は、拡大を続けるストレージ・ニーズにあわせて無停止でスケールアウト可能な統合型高速ファイル／オブジェクト・プラットフォームです。ソフトウェアのビルド、RTL シミュレーション、合成、テープアウト前のリグレッション・テストなど、半導体や EDA のワークロードに求められる高い並列性を満たすように設計されています。ファイル／オブジェクト・ストレージのプロトコルをベースに、エンタープライズ・オールフラッシュ・ストレージの低レイテンシー、大規模な並列性、高スループットを実現しています。

FlashBlade//S は、従来別々のストレージ・パラダイムであったファイル・ストレージとオブジェクト・ストレージを 1 つの高性能なデータ・プラットフォームに統合しています。従来型のストレージでは、半導体設計やテープアウトの多様なワークフロー、NAS（ネットワーク接続型ストレージ）、DAS（直接接続型ストレージ）をサポートするには、データ・ストレージのサイロ化が必要でした。FlashBlade//S は、このようなサイロ化を解消し、多次元的な性能を大規模に提供する単一のスケールアウト・ストレージ・ソリューションによる統合を可能にします。